為什么要使用PLL?

先了解一下什么是時鐘電路?

　　時鐘電路就是產生像時鐘一樣準確運動的振蕩電路，任何工作都按時間順序。用于產生這個時間的電路就是時鐘電路。

　　組成：晶體振蕩器、晶震控制芯片和電容組成。

　　現在流行的串行時鐘電路有：DS1302、DS1307、PCF8485等

　　它們的特點：接口簡單、價格低廉、使用方便。

　　DS1302：具有涓細電流充電能力的電路，主要特點：采用串行數據傳輸，可為掉電保護電源提供可編程的充電功能，并且可以關閉充電功能。采用普通32.768KHz晶振。

　　PLL(PhaseLocked Loop):鎖相環電路。用來統一整合時脈訊號，使高頻器件正常工作。如：內存的存取資料等。PLL用于振蕩器中的反饋技術。許多電子設備要正常工作，通常需要外部的輸入信號與內部的振蕩信號同步。一般的晶振由于工藝與成本原因，做不到很高的頻率，而在需要高頻應用時，有相應的器件VCO，實現轉成高頻，但不穩定，故利用鎖相環路就可以實現穩定且高頻的時脈沖訊號。

　　什么是時脈：指同步電路中時鐘的基礎頻率，它以(若千次周期每秒)來度量，單位是(Hz)

　　總之，PLL可以同步頻率，相位正交。倍頻、變頻。